入力換算雑音電圧
【そうかあ、電力比かぁ。】
本日記でＳ／Ｎと呼んでいたのは、電力比だったのかぁ。
ＯＭのコメント
「ところでＳ／Ｎですが、これは電力比です。オシロで見えている雑音のp-p値とサイン波のp-p値は別物です。雑音はサイン波の合成と考えられますが、周波数も位相もランダムですので、p-p値より電力レベルは相当低くなります。たしか６ｄＢはＳ／Ｎ値は良くなると思います。なおかつ、バンド幅ももっと狭いでしょうから（高域だけでなく、低域も）、よりＳ／Ｎは良い方向にＵＰすると思います。となると、Ｓ／Ｎは６０ｄＢ程度ではないかと思います。」
とすれば、オシロで見ている残留雑音をもっと小さくすれば、更にＳ／Ｎは向上するなぁ。
もうひとこだわりしよう。（ちっとも懲りていない）
【ＩＣ２Ｂだけのノイズ出力】
約４ｍＶP-P（２ｍV／ＤＩＶ）
【その１４】のノイズは、入力ＶＲを実用レベル（時計で午前10時から12時の位置）にセットしたときのものである。
セットノイズとしては、前段のノイズではなく、ＩＣ２Ｂ（ＬＦ４１２Ｎ）のノイズレベルに縛られている。
試しに、前段のＩＣ１Ａ・ＩＣ１Ｂを切り離してみたときのレベルは減ることも無く、ほぼ等しい４ｍＶP-Pである。
【入力ＶＲmax時のノイズ出力】
約３０ｍＶP-P（５ｍＶ／ＤＩＶ）
実際には、やらないのだが入力ＶＲをＭａｘにしてＳＥＴ利得をフルゲインにしてみると、・・・
なんと、ＩＣ２Ｂoutのノイズが一気に３０ｍＶP-Pにもなるではないか。
何としたことか。
帯域外減衰を考慮しても、
３１５ｍVP-P÷（３０ｍＶP-P×1/４）≒ ３２．４６ｄB（比率）
これではいかにもひどすぎる。
オリジナル機仕様の入力換算雑音電圧１μVからすると、
全体利得を約６０ｄB（×1000）として、ノイズ出力は１ｍVrms（２．８２８ｍVP-P）か。（ウーン）
ここで、初段ICである「NJM２１１４」のデータシートの「ソース抵抗（Rs) VS 入力換算雑音電圧」をヨーク見ると、
周波数特性＝Flat ＲＳ＝１０KΩ 入力換算雑音電圧＝１０μＶrms
総合ゲイン約６０ｄＢから計算すると、
１０μＶrms ×1000＝１０ｍＶrms≒２８．２８ｍＶP-Ｐ
入力インピーダンスは、オリジナル機は約３KΩとなっているが、２号機ではECM用の電源供給回路を付けていないので、Ｒ１のみの（１０ＫΩ）となっている。
入力換算雑音電圧といっても、周波数特性によって、大きく変わってくるようだ。
１００ＫＨｚＬＰＦ ＲＳ＝１０ＫΩ ４μＶrms
ＪＩＳ_Ａ聴感補正 ＲＳ＝１０ＫΩ １．５μＶrms
実用上は、こんなに入力VRを上げないので問題ないのだが、どうもしっくりこない。（またしてもウーン）
【ハイインピーダンスからローインピーダンスへ】
ふと、データシートの「入力換算雑音電圧 VS 周波数」の測定回路を見ると、
ソース抵抗＝１００Ω
利得分割抵抗＝１００Ω／１０KΩ となっている。
そうだな、BBDのときのノイズ低減の一つが、入力インピーダンスをHighからLowに変更だったな。
昔のトランジスタ技術の切抜きをよーく読んでみると、ソース抵抗のほかにも利得分割抵抗の影響もあるらしい。
現在使用中のマイクのインピーダンスは２００Ωなので、初段ＩＣ１Ａのローインピダンス化を試してみることにした。
ソース抵抗 Ｒ１ １０ＫΩ から ５３０Ω（５６０Ωをパラ）
利得分割抵抗 Ｒ７ ４．７ＫΩ から ５００Ω（５６０Ωをパラ）
Ｒ６ １００ＫΩ から ９．０９ＫΩ（１０ＫΩをパラ）
中途半端な抵抗値になっているのは、基板上で既設抵抗に手持ちの５６０Ωや１０ＫΩをパラにしたためであり、値にこだわるものではない。
【ローインピーダンス化後の入力ＶＲｍａｘ時の
ノイズ出力】
その結果は、三分の一「１０ｍＶP-P」まで減った。
計算では「−９．５４ｄB」となるが、利得分割抵抗の変更により初段の利得が下がっているので、差引き「−５．５４ｄB」の改善となった。
帯域外減衰を考慮して再検証してみると、
３１５ｍVP-P÷（１０ｍＶP-P×1/４）≒ ４２ｄB
この信号対雑音電力比＝４２ｄＢは最悪の場合であるので、必要以上に入力ＶＲを上げるなという戒めか。
通常のＶＲ位置であれば５０ｄＢは確保できるので問題ない。
ここでもう一つこだわりたいけど（しつこいＨｉ）、よく分からなくなった。
セットノイズとしては、通常使用時は前段のノイズではなく、ＩＣ２Ｂ（ＬＦ４１２Ｎ）のノイズレベルに縛られているのだが、ＪＦＥＴ入力の場合、入力換算雑音電圧よりも入力換算雑音電流の方が問題となるらしい。
となると、ＬＦ４１２Ｎの入力となる電子ＶＲを構成する２ＳＫ１１７ＧＲの抵抗値とどういう関係があるのだろう。
ここまで来て頭が痛くなってきた。
ノイズとは奥が深いものだなぁとつくづく思う。
素子の選定だけでなく、回路周辺技術の良し悪しが物を言うのだろう。
【音楽録音用リミッティングアンプ（１１７６ＬＮ）】
ちなみに、音楽のレコーディングに使われている機種のスペックを紹介しよう。
Ｓ／Ｎ＝７０ｄＢ以上 （＋１０ｄＢｍ出力時）
コンプレッションレシオ＝２０：１から４：１
アタックタイム＝２０μＳ（最高時）
歪み率＝０．５％以下
利得＝５０ｄＢ
市場価格＝２６万円
回路や実装技術はどうなっているのだろう。（いやいや深入りは止めよう。）
いくらスペックが良くても、年老いた田舎のラジオ少年のＲＩＧ本体より高くてはなぁ。・・・
【そうかあ、電力比かぁ。】
本日記でＳ／Ｎと呼んでいたのは、電力比だったのかぁ。
ＯＭのコメント
「ところでＳ／Ｎですが、これは電力比です。オシロで見えている雑音のp-p値とサイン波のp-p値は別物です。雑音はサイン波の合成と考えられますが、周波数も位相もランダムですので、p-p値より電力レベルは相当低くなります。たしか６ｄＢはＳ／Ｎ値は良くなると思います。なおかつ、バンド幅ももっと狭いでしょうから（高域だけでなく、低域も）、よりＳ／Ｎは良い方向にＵＰすると思います。となると、Ｓ／Ｎは６０ｄＢ程度ではないかと思います。」
とすれば、オシロで見ている残留雑音をもっと小さくすれば、更にＳ／Ｎは向上するなぁ。
もうひとこだわりしよう。（ちっとも懲りていない）
【ＩＣ２Ｂだけのノイズ出力】 約４ｍＶP-P（２ｍV／ＤＩＶ）
【その１４】のノイズは、入力ＶＲを実用レベル（時計で午前10時から12時の位置）にセットしたときのものである。
セットノイズとしては、前段のノイズではなく、ＩＣ２Ｂ（ＬＦ４１２Ｎ）のノイズレベルに縛られている。
試しに、前段のＩＣ１Ａ・ＩＣ１Ｂを切り離してみたときのレベルは減ることも無く、ほぼ等しい４ｍＶP-Pである。
【入力ＶＲmax時のノイズ出力】
約３０ｍＶP-P（５ｍＶ／ＤＩＶ）
実際には、やらないのだが入力ＶＲをＭａｘにしてＳＥＴ利得をフルゲインにしてみると、・・・
なんと、ＩＣ２Ｂoutのノイズが一気に３０ｍＶP-Pにもなるではないか。
何としたことか。
帯域外減衰を考慮しても、
３１５ｍVP-P÷（３０ｍＶP-P×1/４）≒ ３２．４６ｄB（比率）
これではいかにもひどすぎる。
オリジナル機仕様の入力換算雑音電圧１μVからすると、
全体利得を約６０ｄB（×1000）として、ノイズ出力は１ｍVrms（２．８２８ｍVP-P）か。（ウーン）
ここで、初段ICである「NJM２１１４」のデータシートの「ソース抵抗（Rs) VS 入力換算雑音電圧」をヨーク見ると、
周波数特性＝Flat ＲＳ＝１０KΩ 入力換算雑音電圧＝１０μＶrms
総合ゲイン約６０ｄＢから計算すると、
１０μＶrms ×1000＝１０ｍＶrms≒２８．２８ｍＶP-Ｐ
入力インピーダンスは、オリジナル機は約３KΩとなっているが、２号機ではECM用の電源供給回路を付けていないので、Ｒ１のみの（１０ＫΩ）となっている。
入力換算雑音電圧といっても、周波数特性によって、大きく変わってくるようだ。
１００ＫＨｚＬＰＦ ＲＳ＝１０ＫΩ ４μＶrms
ＪＩＳ_Ａ聴感補正 ＲＳ＝１０ＫΩ １．５μＶrms
実用上は、こんなに入力VRを上げないので問題ないのだが、どうもしっくりこない。（またしてもウーン）
【ハイインピーダンスからローインピーダンスへ】
ふと、データシートの「入力換算雑音電圧 VS 周波数」の測定回路を見ると、
ソース抵抗＝１００Ω
利得分割抵抗＝１００Ω／１０KΩ となっている。
そうだな、BBDのときのノイズ低減の一つが、入力インピーダンスをHighからLowに変更だったな。
昔のトランジスタ技術の切抜きをよーく読んでみると、ソース抵抗のほかにも利得分割抵抗の影響もあるらしい。
現在使用中のマイクのインピーダンスは２００Ωなので、初段ＩＣ１Ａのローインピダンス化を試してみることにした。
ソース抵抗 Ｒ１ １０ＫΩ から ５３０Ω（５６０Ωをパラ）
利得分割抵抗 Ｒ７ ４．７ＫΩ から ５００Ω（５６０Ωをパラ）
Ｒ６ １００ＫΩ から ９．０９ＫΩ（１０ＫΩをパラ）
中途半端な抵抗値になっているのは、基板上で既設抵抗に手持ちの５６０Ωや１０ＫΩをパラにしたためであり、値にこだわるものではない。
【ローインピーダンス化後の入力ＶＲｍａｘ時の
ノイズ出力】
その結果は、三分の一「１０ｍＶP-P」まで減った。
計算では「−９．５４ｄB」となるが、利得分割抵抗の変更により初段の利得が下がっているので、差引き「−５．５４ｄB」の改善となった。
帯域外減衰を考慮して再検証してみると、
３１５ｍVP-P÷（１０ｍＶP-P×1/４）≒ ４２ｄB
この信号対雑音電力比＝４２ｄＢは最悪の場合であるので、必要以上に入力ＶＲを上げるなという戒めか。
通常のＶＲ位置であれば５０ｄＢは確保できるので問題ない。
ここでもう一つこだわりたいけど（しつこいＨｉ）、よく分からなくなった。
セットノイズとしては、通常使用時は前段のノイズではなく、ＩＣ２Ｂ（ＬＦ４１２Ｎ）のノイズレベルに縛られているのだが、ＪＦＥＴ入力の場合、入力換算雑音電圧よりも入力換算雑音電流の方が問題となるらしい。
となると、ＬＦ４１２Ｎの入力となる電子ＶＲを構成する２ＳＫ１１７ＧＲの抵抗値とどういう関係があるのだろう。
ここまで来て頭が痛くなってきた。
ノイズとは奥が深いものだなぁとつくづく思う。
素子の選定だけでなく、回路周辺技術の良し悪しが物を言うのだろう。
【音楽録音用リミッティングアンプ（１１７６ＬＮ）】
ちなみに、音楽のレコーディングに使われている機種のスペックを紹介しよう。
Ｓ／Ｎ＝７０ｄＢ以上 （＋１０ｄＢｍ出力時）
コンプレッションレシオ＝２０：１から４：１
アタックタイム＝２０μＳ（最高時）
歪み率＝０．５％以下
利得＝５０ｄＢ
市場価格＝２６万円
回路や実装技術はどうなっているのだろう。（いやいや深入りは止めよう。）
いくらスペックが良くても、年老いた田舎のラジオ少年のＲＩＧ本体より高くてはなぁ。・・・
コメントする